Nouvelles

Jun 24, 2025

De nouvelles puces 3D pourraient rendre l'électronique plus rapide et plus économe en énergie | MIT News | Massachusetts Institute of Technology

Les images téléchargeables sur le site Web du MIT News sont mises à la disposition des entités non commerciales, de la presse et du grand public sous une licence Creative Commons Attribution Non-Commercial No Derivatives.

Les images téléchargeables sur le site web du MIT News sont mises à disposition des entités non commerciales, de la presse et du grand public sous licence Creative Commons Attribution (PA) (non commerciale, sans modification). Il est interdit de modifier les images fournies, sauf pour les recadrer. La reproduction des images doit être mentionnée ; à défaut, veuillez mentionner « MIT ».

Image précédente Image suivante

Le nitrure de gallium, un matériau semi-conducteur avancé, sera probablement la clé de la prochaine génération de systèmes de communication à haut débit et de l'électronique de puissance nécessaire aux centres de données de pointe.

Malheureusement, le coût élevé du nitrure de gallium (GaN) et la spécialisation requise pour incorporer ce matériau semi-conducteur dans l’électronique conventionnelle ont limité son utilisation dans les applications commerciales.

Désormais, des chercheurs du MIT et d’ailleurs ont développé un nouveau procédé de fabrication qui intègre des transistors GaN hautes performances sur des puces CMOS en silicium standard, de manière peu coûteuse et évolutive, et compatible avec les fonderies de semi-conducteurs existantes.

Leur méthode consiste à construire de nombreux transistors minuscules sur la surface d'une puce GaN, à découper chaque transistor individuellement, puis à coller uniquement le nombre nécessaire de transistors sur une puce de silicium à l'aide d'un processus à basse température qui préserve la fonctionnalité des deux matériaux.

Le coût reste minime, car seule une infime quantité de GaN est ajoutée à la puce, mais le dispositif ainsi obtenu peut bénéficier d'un gain de performances significatif grâce à des transistors compacts et rapides. De plus, en séparant le circuit GaN en transistors discrets répartis sur la puce de silicium, cette nouvelle technologie permet de réduire la température du système global.

Les chercheurs ont utilisé ce procédé pour fabriquer un amplificateur de puissance, composant essentiel des téléphones portables, qui offre une puissance de signal et une efficacité supérieures à celles des appareils à transistors en silicium. Dans un smartphone, cela pourrait améliorer la qualité des appels, accroître la bande passante sans fil, optimiser la connectivité et prolonger l'autonomie de la batterie.

Parce que leur méthode s'intègre aux procédures standard, elle pourrait améliorer l'électronique actuelle ainsi que les technologies futures. À terme, ce nouveau schéma d'intégration pourrait même permettre des applications quantiques, le GaN étant plus performant que le silicium aux températures cryogéniques essentielles à de nombreux types d'informatique quantique.

« Si nous pouvons réduire les coûts, améliorer l'évolutivité et, simultanément, optimiser les performances des appareils électroniques, il est évident que nous devrions adopter cette technologie. Nous avons combiné le meilleur du silicium avec la meilleure électronique au nitrure de gallium possible. Ces puces hybrides peuvent révolutionner de nombreux marchés commerciaux », explique Pradyot Yadav, étudiant diplômé du MIT et auteur principal d'un article sur cette méthode.

Il est rejoint dans cet article par ses collègues étudiants diplômés du MIT, Jinchen Wang et Patrick Darmawi-Iskandar ; John Niroula, postdoctorant au MIT ; les auteurs principaux, Ulrich L. Rohde, chercheur invité aux Microsystems Technology Laboratories (MTL), et Ruonan Han, professeur associé au Département de génie électrique et d'informatique (EECS) et membre des MTL ; et Tomás Palacios, professeur Clarence J. LeBel d'EECS et directeur des MTL ; ainsi que des collaborateurs de Georgia Tech et de l'Air Force Research Laboratory. La recherche a récemment été présentée au Symposium de l'IEEE sur les circuits intégrés radiofréquence.

Échange de transistors

Le nitrure de gallium est le deuxième semi-conducteur le plus utilisé au monde, juste après le silicium, et ses propriétés uniques le rendent idéal pour des applications telles que l'éclairage, les systèmes radar et l'électronique de puissance.

Ce matériau est utilisé depuis des décennies et, pour atteindre ses performances maximales, il est essentiel que les puces en GaN soient connectées à des puces numériques en silicium, également appelées puces CMOS. Pour ce faire, certaines méthodes d'intégration soudent les transistors GaN sur une puce CMOS, mais cela limite la taille des transistors GaN. Plus les transistors sont petits, plus leur fréquence de fonctionnement est élevée.

D'autres méthodes intègrent une plaquette entière de nitrure de gallium sur une plaquette de silicium, mais utiliser une telle quantité de matériau est extrêmement coûteux, d'autant plus que le GaN n'est nécessaire que dans quelques minuscules transistors. Le reste du matériau de la plaquette de GaN est gaspillé.

« Nous souhaitions combiner les fonctionnalités du GaN avec la puissance des puces numériques en silicium, sans compromettre ni le coût ni la bande passante. Nous y sommes parvenus en ajoutant de minuscules transistors discrets en nitrure de gallium directement sur la puce en silicium », explique Yadav.

Les nouvelles puces sont le résultat d’un processus en plusieurs étapes.

Tout d'abord, un ensemble compact de minuscules transistors est fabriqué sur toute la surface d'une plaquette de GaN. Grâce à une technologie laser de très haute précision, ils découpent chacun d'eux à la taille exacte du transistor, soit 240 x 410 microns, formant ainsi ce qu'ils appellent un diélectrique. (Un micron équivaut à un millionième de mètre.)

Chaque transistor est doté de minuscules piliers de cuivre sur sa partie supérieure, qui permettent de se lier directement aux piliers de cuivre situés à la surface d'une puce CMOS en silicium standard. La liaison cuivre-cuivre peut être réalisée à des températures inférieures à 400 °C, suffisamment basses pour ne pas endommager les deux matériaux.

Les techniques actuelles d'intégration du GaN nécessitent des liaisons utilisant de l'or, un matériau coûteux qui nécessite des températures beaucoup plus élevées et des forces de liaison plus fortes que le cuivre. L'or pouvant contaminer les outils utilisés dans la plupart des fonderies de semi-conducteurs, il nécessite généralement des installations spécialisées.

« Nous souhaitions un procédé peu coûteux, à basse température et à faible force, et le cuivre l'emporte sur tous les autres procédés similaires à l'or. De plus, il présente une meilleure conductivité », explique Yadav.

Un nouvel outil

Pour faciliter le processus d'intégration, ils ont créé un nouvel outil spécialisé capable d'intégrer avec précision le minuscule transistor GaN aux puces de silicium. Cet outil utilise un vide pour maintenir le dielet en mouvement sur la puce de silicium, se concentrant sur l'interface de liaison du cuivre avec une précision nanométrique.

Ils ont utilisé une microscopie avancée pour surveiller l'interface, puis lorsque le dielet est dans la bonne position, ils appliquent de la chaleur et de la pression pour lier le transistor GaN à la puce.

« À chaque étape du processus, j'ai dû trouver un nouveau collaborateur maîtrisant la technique dont j'avais besoin, apprendre de lui, puis l'intégrer à ma plateforme. Ce furent deux années d'apprentissage constant », explique Yadav.

Une fois le processus de fabrication perfectionné par les chercheurs, ils l’ont démontré en développant des amplificateurs de puissance, qui sont des circuits radiofréquence qui amplifient les signaux sans fil.

Leurs dispositifs offraient une bande passante plus élevée et un meilleur gain que les dispositifs fabriqués avec des transistors en silicium traditionnels. Chaque puce compacte occupe une surface inférieure à un demi-millimètre carré.

De plus, la puce silicium utilisée pour leur démonstration étant basée sur la technologie Intel 16 FinFET 22 nm, dotée d'options de métallisation et de passifs de pointe, ils ont pu intégrer des composants fréquemment utilisés dans les circuits silicium, tels que des condensateurs de neutralisation. Cela a considérablement amélioré le gain de l'amplificateur, le rapprochant ainsi de la prochaine génération de technologies sans fil.

« Pour remédier au ralentissement de la loi de Moore dans la mise à l'échelle des transistors, l'intégration hétérogène s'est imposée comme une solution prometteuse pour une mise à l'échelle continue des systèmes, une réduction du facteur de forme, une amélioration de l'efficacité énergétique et une optimisation des coûts. En particulier dans le domaine des technologies sans fil, l'intégration étroite de semi-conducteurs composés avec des plaquettes de silicium est essentielle à la réalisation de systèmes unifiés de circuits intégrés frontaux, de processeurs en bande de base, d'accélérateurs et de mémoire pour les plateformes d'antennes-IA de nouvelle génération. Ces travaux constituent une avancée significative en démontrant l'intégration 3D de plusieurs puces GaN avec des CMOS silicium et repoussent les limites des capacités technologiques actuelles », déclare Atom Watanabe, chercheur chez IBM, non impliqué dans cette étude.

Ces travaux sont financés en partie par le Département de la Défense des États-Unis, par l'intermédiaire du Programme de bourses d'études supérieures en sciences et ingénierie de la Défense nationale (NDSEG), et par CHIMES, l'un des sept centres de JUMP 2.0, un programme de recherche sur les semi-conducteurs du Département de la Défense et de la Defense Advanced Research Projects Agency (DARPA). La fabrication a été réalisée dans les installations du MIT.Nano, de l'Air Force Research Laboratory et de Georgia Tech.

Article précédent Article suivant